| 院校名称： | 浙江省大规模集成电路设计重点实验室 | 级别： | 省级 |
| 地 址： | 杭州市玉古路20号浙江大学玉泉校区电机工程楼`2楼 | 邮 编： | 310027 |
| 联系人： | 马骏 | 电 话： | 0571-87951878 |
| 传 真： | 0571-87952047 | E-mail： | zjvlsilab@163.com |
| 网 址： | http://未填 | ||
| 单位简介： | |||
| 浙江省大规模集成电路设计重点实验室经省科委、省计经委、省财政厅共同发文批准于1995年6月12日开始组建，该项目第一期工程于1996年10月18日通过专家验收并经省科委、省计经委、省财政厅批准对外开放投入使用。 该项目二期工程分2处扩建，一处为杭州电子工业学院省重点实验室二期工程、一处为浙江大学省重点实验室分室建设工程。 该项目二期工程计划于2001年全部完成并于2002年对外开放投入使用。 一、重点实验室学科类别 省大规模集成电路设计重点实验室学科类别属电子信息技术类。 二、实验室主要研究方向是： A． 进行超大规模集成电路与系统设计、以大规模集成电路为核心的微电子技术产品开发。 B． 从事大规模集成电路设计与测试的理论、方法、工具的研究。 C． 开展系统级芯片（SOC）设计方法研究 D． 进行系统芯片的EDA工具算法研究及实现 E． 进行VHDL技术，逻辑综合与模拟技术，VLSI自动布图，测试码生成技术等ＣＡＤ、ＣＡＥ技术研究及实用软件开发。 三、重点实验室基本设施及对外开放的基本条件 实验室科研场地分杭电和浙大两处总面积1050平方米，其中包括两处计算机房350平方米，集成电路设计室130平方米，集成电路应用及市场部70平方米，集成电路软件工具CAD研究室300平方米，学术交流及博士、硕士研究生部100平方米，资料室及办公场所100平方米，实验室由四个部门组成，分别为IC设计部、IC CAD软件部、IC应用及市场部、IC培训及技术交流部，另设学术委员会。 实验室可同时接纳60名ASIC设计人员从事科研活动、并指导30名博士、硕士研究生的实验工作。 目前实验室具有年设计20种10000门左右、0.35～1μn、CMOS电路的ASIC芯片的能力，并将产品推向市场。 目前实验室具有科研开发人员25名，全部具有大学本科以上学历，其中教授、付教授8名、博士4名、硕士8名、大学本科生5名。大部分科技人员参加过"七.五" "八.五" "九.五"国家ASIC设计重点科技攻关，并成功的参加开发出国家集成电路CAD系统软件，有较强的大规模集成电路设计实力和较丰富的集成电路设计经验。 重点实验室近三年来共承担国家、省部级科技攻关项目19项（均按期完成科研、开发任务）；与各企业集团公司进行横向合作项目16项计21片专用电路（其中完成任务11项计16片专用电路，在研5项计5片专用电路）、实验室自助自选课题7项8片专用电路，实验室科技成果、新产品开发给企业所创造的社会经济效益达数百万元。 省重点实验室是一个开放型的实验室，既是为我省各企业特别是电子信息、微电子技术产业提供人才和优质技术服务的场所，又是浙江省大规模集成电路设计与CAD研究开发及人才培养的基地。1998～2000年培养（毕业）博士4名、硕士（毕业）7名及目前在读博士10名、硕士26名；发表论文46篇，进行国际国内学术交流10余次，省大规模集成电路设计重点实验室为我国我省的大规模集成电路设计业作出了一定的贡献。 |
|||
已发布的成果: | |||
| 无 | |||
推荐院校: | |||
